かわい ひろゆき
河合 浩行
Kawai Hiroyuki
教授/理工学部 電子情報工学科
学歴/経歴
| 学歴 | 大阪大学 基礎工学部 制御工学科卒業(1984.3) 大阪大学大学院 基礎工学研究科 修士課程修了(1986.3) |
|---|---|
| 主な職歴 | 三菱電機(株）LSI研究所(1986.4) 三菱電機（株）システムLSI研究所(1991.4) 三菱電機（株）システムLSI事業化推進センター(1999.10) (株）ルネサステクノロジ 製品技術本部(2002.4) (株）ルネサステクノロジ システムコア技術開発統括部(2008.4) ルネサスエレクトロニクス（株）システムコア技術開発統括部(2010.4) ルネサスエレクトロニクス（株）グローバル事業戦略統括部(2013.8) ルネサスエレクトロニクス（株）第二ソリューション事業本部(2014.3) 徳島文理大学 理工学部 電子情報工学科 教授(2015.4) 徳島文理大学 理工学部 機械創造工学科 教授(2018.4) 徳島文理大学 理工学部 電子情報工学科 教授(2021.4) |
業績
| 主な業績 | |
|---|---|
| 主な学会 /社会活動等 |
① 一般社団法人半導体産業研究所（SIRIJ） ATRM-WG委員（2005.2 - 2005.6)
② 一般社団法人電子情報通信学会 教科書委員会委員(2018.6～2022.4）
③ 一般社団法人電子情報通信学会 四国支部支部委員(2021.6～2023.6）
④ 一般社団法人電子情報通信学会 代議員(2022.4～2023.3）
⑤ 令和4 年度電気・電子・情報関係学会四国支部連合大会実行委員(2022.5～2022.11)
⑥ International Symposium on Imaging, Sensing, and Optical Memory 2023(ISOM'23)
現地実行委員（2023.1～2023.12) ⑦ 香川県立志度高等学校 学校評議員（2022.4～）
|
| 主な研究論文 /著書等 |
① A Highly Parallel DSP Architecture for Image Recognition, IEICE TRANS., VOL.E78A, NO.8, pp.963-970 (1995.8)
② A 10Mb Frame Buffer Memory with Z-Compare and A-Blend Units, IEEE JOURNAL OF SOLID-STATE CIRCUITS VOL.30, NO.12, pp.1563-1568(1995.12)
③ A Programmable Geometry Processor with Enhanced Four-ParalleL SIMD Type Processing Core for PC-Based 3D Graphics, IEICE TRANS. ELECTRON., VOL.E85-C, NO.5, pp.1200-1210 (2002.5)
④ A Chip-ID Generating Circuit for Dependable LSI using Random Address Errors on Embedded SRAM and On-Chip Memory BIST, 2011 Symposium on VLSI Circuits, Digest of Technical papers, pp.76-77 (2011.6)
⑤ A 250-MHz 18-Mb Full Ternary CAM With Low-Voltage Matchline Sensing Scheme in 65-nm CMOS, IEEE JSSC, VOL.48,NO.11,pp.2671-2680(2013.11)
⑥ A 40-nm Resilient Cache Memory for Dynamic Variation Tolerance Delivering ×91 Failure Rate Improvement under 35% Supply Voltage Fluctuation, IEICE Trans., Electron., Vol. E97-C, No. 4, pp.332-341 (2014.4)
⑦ Low-Power Multi-Sensor System with Power Management and Nonvolatile Memory Access Control for IoT Applications", IEEE Transactions on Multi-Scale Computing Systems, Volume: 4 , Issue 4, pp784 – 792 (2018.12)
⑧ Weight memory compaction scheme for high performance neural network hardware, International Conference on Imaging, Sensing, and Optical Memory (ISOM)2023,Technical Digest, pp143-144（2023.11）
|
| 関連情報 |
